Intel vyvinul pokusný TERA čip

3. 10. 2006 01:35    Rubrika: Tiskové zprávy

INTEL VYVINUL POKUSNÝ “TERA” ČIP

TISKOVÁ ZPRÁVA - v původním znění

Experimentální čip dosahuje výkonu jednoho TeraFLOPu a naznačuje cestu k plošné dostupnosti terabytové propustnosti u budoucích počítačů a datových center

INTEL DEVELOPER FORUM, San Francisco, 26. září 2006 – Společnost Intel nastínila významné technické úkoly, které bude potřeba zvládnout, pokud mají osobní počítače i datová centra udržet krok s rostoucí poptávkou po spotřebním i podnikovém softwaru, službách a multimediálních zážitcích poskytovaných přes Internet.

Ve své přednášce na konferenci Intel Developer Forum Justin Rattner, Senior Fellow a CTO společnosti Intel uvedl, že během nadcházejícího desetiletí umožní on-line softwarové služby provozované v mega-datových centrech s celkově více než milionem serverů všem uživatelům přístup k osobním údajům, médiím a aplikacím z libovolného dostatečně výkonného zařízení, dovolí hraní her s fotografickou kvalitou zobrazení, sdílení videa v reálném čase a vyhledávání libovolných multimediálních dat. Tyto nové modely použití budou od IT průmyslu vyžadovat právě výkon na úrovni bilionu operací s plovoucí desetinnou čárkou za sekundu (teraFLOP) a propustnost několika terabytů.

„Růst „mega“ datových center a požadavky na vysoce výkonná osobní zařízení budou od IT průmyslu vyžadovat inovace na všech úrovních, od vícejádrových procesorů, až po vysokorychlostní propojení systémů, a to souběžně se zvyšováním bezpečnosti a efektivity využití energie,“ tvrdí Justin Rattner. „Řešení této výzvy bude přínosem pro všechny kategorie výpočetních zařízení a vytvoří nové trhy a příležitosti pro vývojáře a konstruktéry systémů.“

Testovací prototyp “Tera” čipu
Justin Rattner zdůraznil význam tří klíčových posunů v oblasti polovodičových technologií. Začal s popisem světově prvního programovatelného TeraFLOP procesoru, který existuje jako funkční laboratorní prototyp. Obsahuje 80 jednoduchých jader pracujících na frekvenci 3,1 GHz a využívá se k testování různých systémů propojení jader pro rychlé přesuny terabytů dat z jednoho jádra do druhého a mezi jádry a pamětí.